硅栅CMOS倒阱工艺研究

我们从八十年代中期研究的一种倒阱工艺,采用高能注阱,使杂质峰位于阱内,形成载流子减速场,有利于克服常规工艺的自锁效应。阱深可由6～7μm降为2μm左右,能克服常规工艺的许多局限性,工艺简单,省掉高温推阱工艺,有利于大圆片低温工艺实现。     

单层布线硅栅CMOS门阵列设计系统Galstar

本文介绍了开发完成并实用化的单层铝布线硅栅CMOS门阵列设计系统Galstar.并从应用的角度,介绍 galstar系统的特点.     

低电压低功耗CMOSASIC技术的进展

综述了低电压低功耗ＣＭＯＡＳＩＣ技术，包括低压ＡＳＩＣ器件的主要类型及特点；选择的产品系列及其主要的工艺，性能参数与专用牧场生；芯片功耗的估算方法；高门密度ＡＳＩＣ芯片低电压低耗自动化设计与测试技术，最后扼要评述了低电压低功耗ＡＳＩＣ的今后发展方向。     

P阱硅栅CMOS电路阈值电压漂移现象的分析和采取的解决办法

针对CMOS集成电路制造工艺中出现的阈值电压漂移问题，通过对大量工艺实验数据的统计分析，提出了电路失效模型，又运用理论分析，找出了问题的原因所在。据此改进了设计和工艺，并经实验验证，效果良好。     

2微米CMOS门阵单元库

门阵单元库是ASIC设计的基础工作。本文介绍了2微米CMOS门阵单元库的建库过程，同时对建库的基本方法作了简要的说明。     

90 nm技术节点硅栅的干法刻蚀工艺研究

进入90 nm工艺节点以后,在等离子体干法刻蚀工艺中出现了越来越多需要解决的技术性问题,带有图形的晶片(相对于白片而言)上的膜层结构设计和刻蚀工艺参数的优化技术变得越来越重要.重点以具有栅氧化层、多晶硅层、二氧化硅和氮氧化硅复合硬掩膜层的典型结构图形晶片为基础,开展应用于90 nm技术节点的多晶硅栅的刻蚀工艺的研发,深入分析了氯气、溴化氢和氧气等反应气体在工艺中的作用,优化了工艺参数,得到了满足90 nm技术节点工艺要求的刻蚀结果.     

双层金属布线硅栅CMOS门阵列电路制造工艺技术研究

采用双层金属布线可以提高集成电路的集成密度、集成度和速度。本文报道了双层金属布线工艺技术成功地应用于制造标准3μm硅栅CMOS 500门、1200门、2000门多种门阵列专用大规模集成电路。本文对双层金属布线硅栅CMOS门阵列电路制造工艺技术的几个关键技术问题进行讨论。     

一种用于C－V测度的硅栅电容制作方法

采用掺磷多昌硅作电极材料与场注入隔离技术相结合的硅栅电容制作方法，克服了用AL做电有材料的C－V测试结构在实践中的不足，目前已在CMOS工艺中得到应用。     

一种用于16位A／D转换器的2μmCMOS工艺

介绍了一种CMOS16位A／D转换器的工艺技术。该技术采用2μm硅栅自对准CMOS工艺、全离子注入和快速热退火。并分别用P阱和双阱工艺、多晶硅栅注砷和注BF2制作电路样品。两种工艺均能满足16倍A／D转换器的要求,但P阱工艺样品的转换速度优于双阱工艺的样品。     

工艺制造

中芯国际将在未来3年内采购18．6亿美元12英寸设备中芯国际将在未来3年内采购价值约18．6亿美元的12英寸厂设备,用以扩充未来北京、上海及武汉的12英寸厂产能。中芯国际今年资本支出约7．2亿美元,因此这项合约相当于确保未     

短沟道CMOS／SIMOX器件与电路的制造

本文简要介绍短沟道ＣＭＯＳ／ＳＩＭＯＸ器件与电路的研制。在自制的ＳＩＭＯＸ材料上成功地制出了沟道长度为１．０μｍ的高性能全耗尽ＳＩＭＯＸ器件和１９级ＣＭＯＳ环形振荡器。Ｎ管和Ｐ管的泄漏电流均小于１×１０－１２Ａ／μｍ，在电源电压为５Ｖ时环振电路的门延迟时间为２８０ｐｓ。     

0.13微米制造工艺的应用明后年将达到高峰

英特尔发表的有关企业产品制造状况表明,目前英特尔晶圆厂具备实时支持能力,而且已经具有90纳米研发生产技术,未来晶圆厂产能利用会先以处理器为主,并进一步扩展到无线通讯、闪存生产方     

亚微米CMOS IC中自对准硅化物工艺的研究

自对准硅化钛工艺有许多重要的优点.但也存在栅氧化物的完整性、硅化物桥接短路、pn结损伤、二极管特性退化等问题.文章针对这些问题,在硅化前和硅化后的清洗、硅化的快速退火处理、接触电阻最佳化以及在硅化物上的接触孔腐蚀的选择性等方面进行了改进,有效地解决了问题.