| 基于SOPC的嵌入式系统中I^2C总线IP核的设计 |
| |
| 引用本文： | 栗素娟,朱清智,阎保定.基于SOPC的嵌入式系统中I^2C总线IP核的设计[J].数字社区&智能家居,2007,1(1):130-130,203. |
| |
| 作者姓名： | 栗素娟 朱清智 阎保定 |
| |
| 作者单位： | 河南科技大学电子信息工程学院,河南洛阳471003 |
| |
| 摘 要： | 利用Altera的QuartosⅡ软件开发平台在FPGA上实现了I^2C总线IP核的设计。IP核满足I^2C总线的功能要求。主设备通过该IP核可以向从设备中写入或者从中读取数据，解决了I^2C总线在SOPC中的应用问题。为了满足复用，该IP核采用Avalon总线接口，同时利用Modelsim进行了功能仿真。
|
| 关 键 词： | SOPC FPGA I^2C总线 IP核 |
| 文章编号： | 1009-3044（2007）01-10130-01 |
| 收稿时间： | 2006-11-24 |
| 修稿时间： | 2006年11月24 |
The Design of I^2C-bus IP Core Based on SOPC |
| |
| LI Su-juan,ZHU Qing-zhi,YAN Bao-ding.The Design of I^2C-bus IP Core Based on SOPC[J].Digital Community & Smart Home,2007,1(1):130-130,203. |
| |
| Authors: | LI Su-juan ZHU Qing-zhi YAN Bao-ding |
| |
| Abstract: | This paper is I2C-bus IP core design which realizes in the Altera Quartus II software development platform.Already realized the IP core of basic function, the main device can read and write data from the slave device through this IP core.In order to reuse easily ,this IP core uses the Avalon bus interface and completes the function simulation in Modelsim. |
| |
| Keywords: | SOPC FPGA IP Core I^2C-bus |
| 本文献已被 CNKI 维普 等数据库收录！ |
