| 时域有限差分算法的FPGA加速技术研究 |
| |
| 引用本文： | 宋庆增,张金珠,武继刚.时域有限差分算法的FPGA加速技术研究[J].计算机工程与科学,2013,35(9):1. |
| |
| 作者姓名： | 宋庆增 张金珠 武继刚 |
| |
| 作者单位： | 1. 天津工业大学计算机科学与软件学院,天津,300387
2. 河北工业大学建筑与艺术设计学院,天津,300401 |
| |
| 基金项目： | 国家自然科学基金资助项目 |
| |
| 摘 要： | 针对各种嵌入式应用中对实时电磁场计算的需求,提出了一种新的时域有限差分法的硬件方法,采用FPGA作为硬件加速部件,加速电磁场时域有限差分算法(FDTD)的计算.采用滤波器技术重新改写时域有限差分法,将时域有限差分法的求解变成对应的硬件滤波器的设计问题,通过设计合适的滤波器完成时域有限差分的计算.实验结果表明,与时域有限差分算法的软件执行相比,硬件实现可以获得5倍左右的性能加速,能够充分发挥FPGA的计算性能.本研究能够进一步扩展时域有限差分算法的应用领域,尤其是扩展到以前因为计算性能无法应用的领域.
|
| 关 键 词： | 现场可编程门阵列 时域有限差分法 可重构计算 硬件滤波器 |
Research on FPGA-based acceleration of finite difference time domain algorithms |
| |
| SONG Qing-zeng
,
ZHANG Jin-zhu
,
WU Ji-gang.Research on FPGA-based acceleration of finite difference time domain algorithms[J].Computer Engineering & Science,2013,35(9):1. |
| |
| Authors: | SONG Qing-zeng ZHANG Jin-zhu WU Ji-gang |
| |
| Abstract: | |
| |
| Keywords: | field-programmable gate arrays finite difference time domain reconfiguration computing hardware filters |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程与科学》浏览原始摘要信息 |
|
点击此处可从《计算机工程与科学》下载全文 |
|
