数字IO电路板的嵌入式测试性设计方案 |
| |
引用本文: | 杜影,吴朝华,李洋,徐鹏程.数字IO电路板的嵌入式测试性设计方案[J].计算机测量与控制,2014,22(7):2027-2030. |
| |
作者姓名: | 杜影 吴朝华 李洋 徐鹏程 |
| |
作者单位: | 北京航天测控技术有限公司,北京 100041;北京航天测控技术有限公司,北京 100041;北京航天测控技术有限公司,北京 100041;北京航天测控技术有限公司,北京 100041 |
| |
基金项目: | 总装备部预研项目(51317040204)。 |
| |
摘 要: | 近年来,随着DSP、FPGA等大规模集成电路的发展,电子系统的性能也在大大提高,但同时给电子系统带来了新的测试和故障诊断问题;为了解决电路板快速诊断维修问题,嵌入式测试正以全新的概念成为板级电路测试的研究方向;文中从嵌入式测试的基本概念出发,介绍了嵌入式边界扫描、非侵入式测试等先进的板级嵌入式测试技术,并阐述了模拟嵌入式测试性设计的难点和基础电路原则,同时给出了基于FPGA的嵌入式测试控制器设计方案;然后,面向数字IO电路板,针对其关键功能电路展开嵌入式测试性设计,简要说明了测试程序的开发与下载;根据测试验证结果,嵌入式测试性设计可以增强测试自动化、提高测试效率,从而能够更好地降低产品整个寿命周期的测试维修成本。
|
关 键 词: | 嵌入式测试 可测性 边界扫描 BIST |
收稿时间: | 2014/2/8 0:00:00 |
修稿时间: | 2014/4/2 0:00:00 |
本文献已被 CNKI 等数据库收录! |
| 点击此处可从《计算机测量与控制》浏览原始摘要信息 |
|
点击此处可从《计算机测量与控制》下载全文 |
|