| 稀疏矩阵向量乘的FPGA设计与实现 |
| |
| 引用本文： | 宋庆增,顾军华.稀疏矩阵向量乘的FPGA设计与实现[J].计算机工程,2011,37(23):214-216. |
| |
| 作者姓名： | 宋庆增 顾军华 |
| |
| 作者单位： | 1. 河北工业大学 电气工程学院,天津,300401
2. 河北工业大学 计算机科学与软件学院,天津,300401 |
| |
| 基金项目： | 天津市应用基础及前沿技术研究计划基金资助项目 |
| |
| 摘 要： | 针对传统的通用处理器(GPP)平台上执行稀疏矩阵向量乘计算效率低的问题，提出一种基于可重构计算平台的SpMXV协处理器设计。方案采用二叉树结构高度流水的数据流、IEEE-754的32 bit浮点数数据格式和对角存储格式。数据通路以流水线方式进行组织，能够优化计算性能。仿真结果表明，与GPP平台上的软件实现相比，通过硬件实现的设计能达到最高2.69倍的性能加速。
|
| 关 键 词： | 可重构计算 协处理器 稀疏线性方程组 稀疏矩阵向量乘 归约阵列 |
| 收稿时间： | 2011-05-24 |
FPGA Design and Implementation of Sparse Matrix Vector Multiply |
| |
| SONG Qing-zeng,GU Jun-hua.FPGA Design and Implementation of Sparse Matrix Vector Multiply[J].Computer Engineering,2011,37(23):214-216. |
| |
| Authors: | SONG Qing-zeng GU Jun-hua |
| |
| Affiliation: | b(a.College of Electrical Engineering;b.School of Computer Science and Software,Hebei University of Technology,Tianjin 300401,China) |
| |
| Abstract: | This paper presents a floating-point Sparse Matrix Vector Multiply（SMVM） on reconfigurable computing platform,because traditional implementation SpMXV on General Purpose Processor（GPP）is very inefficient.The design of SpMXV co-processor is based on IEEE-754 32 bit floating point data formats,diagonal storage scheme and the binary tree data flow.The implementation on reconfigurable computing platform is pipeline and highly efficient parallel.Simulation results illustrate that SpMXV on a reconfigurable computing platform can speedup over the software version of the same algorithm about 2.69 times. |
| |
| Keywords: | reconfigurable computing co-processor sparse linear equations Sparse Matrix Vector Multiply（SMVM） reduction array |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程》浏览原始摘要信息 |
|
点击此处可从《计算机工程》下载全文 |
