|
|||||
|
|
| 基于状态机和流水线技术的3DES加密算法及其FPGA设计 | |
| 引用本文： | 邵金祥,陈利学.基于状态机和流水线技术的3DES加密算法及其FPGA设计[J].电子技术应用,2005,31(1):69-71. |
| 作者姓名： | 邵金祥 陈利学 |
| 作者单位： | 四川成都西南石油学院,610500;四川成都西南石油学院,610500 |
| 摘 要： | 介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现,最终下载到FPGA芯片StratixEP1S25F780C5中。 |
| 关 键 词： | 状态机 流水线 3DES FPGA |
| 修稿时间： | 2004年7月21日 |
Design of 3DES algorithm with FPGA based on state machine and pipelining |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |
