|
|||||
|
|
| 面向内存的混合容错编码动态调节设计 | |
| 摘 要： | 针对内存系统中高强度的容错编码容易造成过大开销的问题,为同时实现容错强度和容错开销的权衡,提出一种低开销的支持混合容错编码的动态调节设计.通过分析发现常见纠错检错编码数据位长与校验位长存在固定的比例关系,提出一种地址映射逻辑电路;当系统存取内存数据及容错强度发生调节时,该方法可保证容错编码中校验信息的存取,实现对内存容错强度调节以及数据与校验信息在内存中分开存储的支持.实验结果表明,文中设计简单,硬件和性能代价小、功耗开销低. |
| 关 键 词： | 内存系统 可靠性 容错设计 纠错检错编码 |
| 本文献已被 CNKI 等数据库收录！ | |
