|
|||||
|
|
| 建立SDH系列芯片验证平台 | |
| 引用本文： | 杜慧敏,曾泽沧,孟李林,韩俊刚,沈绪榜.建立SDH系列芯片验证平台[J].计算机辅助设计与图形学学报,2004,16(5):678-681. |
| 作者姓名： | 杜慧敏 曾泽沧 孟李林 韩俊刚 沈绪榜 |
| 作者单位： | 1. 华中科技大学图像研究所,武汉,430074 2. 西安邮电学院计算机系,西安,710061 3. 骊山微电子公司,西安,710010 |
| 基金项目： | 国家自然科学基金( 90 2 0 70 15)资助 |
| 摘 要： | 针对同步数字系列(Synchronous Digital Hierarchy，SDH)芯片开发的验证平台，利用事务和断信技术，采用模块化结构设计，层次结构清楚，具有良好的可重用性．用该测试平台验证了设计的超百万门的SDH成帧芯片的功能．实践表明，该验证平台极大地提高了SDH系列芯片功能验证的效率。 |
| 关 键 词： | SDH系列芯片 同步数字系列 功能验证 事务 处理程序 断信技术 IC卡 模块化结构设计 |
Building Verification Platform For SDH Chips |
|
| Du Huimin,Zeng Zecang,Men Lilin,Han JunGang,Shen Xubang.Building Verification Platform For SDH Chips[J].Journal of Computer-Aided Design & Computer Graphics,2004,16(5):678-681. | |
| Authors: | Du Huimin Zeng Zecang Men Lilin Han JunGang Shen Xubang |
| Affiliation: | Du Huimin 1) Zeng Zecang 2) Men Lilin 2) Han JunGang 2) Shen Xubang 3) 1) |
| Abstract: | Methodology and architecture of SDH oriented verification platform with flexible configuration for different SDH chip designs are presented to quickly and easily create random scenarios The platform has been applied to an over two million gates SDH chip design and experimental results show that the platform greatly improved our verification efficiency |
| Keywords: | synchronous digital hierarchy functional verification assertion transaction transactor |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
