| 抗差分功耗分析攻击的AES SubByte模块全定制VLSI设计 |
| |
| 引用本文： | 李亮,韩军,曾晓洋,赵佳,陈淑玉.抗差分功耗分析攻击的AES SubByte模块全定制VLSI设计[J].小型微型计算机系统,2009,30(4). |
| |
| 作者姓名： | 李亮 韩军 曾晓洋 赵佳 陈淑玉 |
| |
| 作者单位： | 复旦大学,专用集成电路与系统国家重点实验室,上海,201203 |
| |
| 摘 要： | 基于灵敏放大器逻辑,采用全定制的方法,设计实现一种AES密码算法的SubByte模块.本文的设计能够实现电路的功耗与运算数据及操作顺序的无关性,从而能够有效地防止差分功耗分析攻击.本设计采用SMIC 0.18um CMOS工艺,电路工作频率达到83.3 MHz.其版图面积约为0.85mm2.因此,本设计可以广泛应用于高度安全性的对称加密运算设备.
|
| 关 键 词： | 先进密码算法 灵敏放大器逻辑 全定制 差分功耗分析 |
Full-custom Design of AES Subbyte Module with Signal Independent Power Consumption |
| |
| LI Liang,HAN Jun,ZENG Xiao-yang,ZHAO Jia,CHEN Shu-yu.Full-custom Design of AES Subbyte Module with Signal Independent Power Consumption[J].Mini-micro Systems,2009,30(4). |
| |
| Authors: | LI Liang HAN Jun ZENG Xiao-yang ZHAO Jia CHEN Shu-yu |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
