| 基于FPGA的乘法器设计和实现 |
| |
| 引用本文： | 蒋俊华,王蓓,张婷,李宗惠.基于FPGA的乘法器设计和实现[J].河南机电高等专科学校学报,2010,18(2):23-25,64. |
| |
| 作者姓名： | 蒋俊华 王蓓 张婷 李宗惠 |
| |
| 作者单位： | 河南大学,物理与电子学院,河南,开封,475001 |
| |
| 摘 要： | 乘法器是数字信号处理领域的基本逻辑部件,应用广泛。用Verilog硬件描述语言设计了加法树乘法器、查找表乘法器和Booth乘法器,在Modelsim软件环境下进行了仿真,在QuartusII开发平台上基于Stratix器件对这三种方案进行了综合验证,并对结果进行了分析和比较。
|
| 关 键 词： | 数字信号处理 乘法器 Stratix器件 |
Design and Implementation of Multiplier Using FPGA |
| |
| Affiliation: | JIANG Jun -hua, et al ( School of Physics and Electronics , Henan University , Kaifeng 475001, China) |
| |
| Abstract: | |
| |
| Keywords: | DSP muhiplier stratix device |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
