| 有限状态机的VHDL设计及优化 |
| |
| 引用本文： | 邬杨波,王曙光,胡建平.有限状态机的VHDL设计及优化[J].信息技术,2004,28(1):75-78. |
| |
| 作者姓名： | 邬杨波 王曙光 胡建平 |
| |
| 作者单位： | 1. 宁波大学信息科学与工程学院,宁波,315211
2. 浙江海洋学院石化学院,舟山,31600 |
| |
| 摘 要： | 有限状态机是数字系统中的重要组成部分。本文讨论了有限状态机的分类,给出了状态机各部分的VHDL的描述方法,并介绍了一种新的状态转移的描述风格(arrive-edges),最后讨论了状态机速度优化和容错技术。
|
| 关 键 词： | 有限状态机 VHDL EDA 容错技术 |
| 文章编号： | 1009-2552(2004)01-0075-04 |
| 修稿时间： | 2003年8月6日 |
Design of finite state machine by VHDL and its optimization |
| |
| WU Yang-bo,WANG Shu-guang,HU Jian-ping.Design of finite state machine by VHDL and its optimization[J].Information Technology,2004,28(1):75-78. |
| |
| Authors: | WU Yang-bo WANG Shu-guang HU Jian-ping |
| |
| Affiliation: | WU Yang-bo~1,WANG Shu-guang~2,HU Jian-ping~1 |
| |
| Abstract: | |
| |
| Keywords: | finite state machine(FSM) VHDL EDA fault-tolerance |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
