首页 | 官方网站   微博 | 高级检索  
     

基于Nios II软核的运动目标检测系统设计
引用本文:闫飞,胡宝霞,王彦田,赵威.基于Nios II软核的运动目标检测系统设计[J].信息技术,2008,32(2):127-129.
作者姓名:闫飞  胡宝霞  王彦田  赵威
作者单位:哈尔滨理工大学计算机科学与技术学院,哈尔滨,150080
摘    要:介绍了一种基于Nios II的运动视频检测片上系统,该系统通过采用软/硬件协同设计的方法,使用Altera EP2C35 FPGA芯片与HV7131R视频摄像头配合实现了高速的数字视频处理,选用SDRAM和FLASH作为视频数据的外部存储器,满足了运动检测和保存运动现场的需要.并且采用Verilog HDL和Nios II定制指令使用硬件实现了系统的大部分功能,提高系统的处理速度,同时具有良好的灵活性和适应性.

关 键 词:Nios    HV7131R  SOPC  运动检测  Nios  软核  运动目标检测  系统设计  based  system  chip  motion  detection  适应性  活性  速度  视频处理  功能  硬件实现  定制指令  Verilog  保存  运动检测  外部存储器  视频数据
文章编号:1009-2552(2008)02-0127-03
收稿时间:2007-09-21
修稿时间:2007年9月21日

Design of the motion detection on chip system based on Nios II
YAN Fei,HU Bao-xia,WANG Yan-tian,ZHAO Wei.Design of the motion detection on chip system based on Nios II[J].Information Technology,2008,32(2):127-129.
Authors:YAN Fei  HU Bao-xia  WANG Yan-tian  ZHAO Wei
Affiliation:YAN Fei,HU Bao-xia,WANG Yan-tian,ZHAO Wei (College of Computer Science , Technology,Harbin University of Science , Technology,Harbin 150080,China)
Abstract:This article describes a motion detection on chip system based on Nios II core and hardware-software co-design method.In view of the requirements of motion detection,this system implements high speed digital video processing by using HV7131R video processing chips and Altera EP2C35 FPGA with SDRAM and FLASH as the outer memory to store video data.By using Verilog HDL and Nios II custom instruction,the system design improves the processing speed,and the system also has good flexibility and adaptability.
Keywords:Nios II  HV7131R  SOPC  motion detection  
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号