| FPGA中浮点乘法器的实现 |
| |
| 引用本文： | 金美华,宋万杰,吴顺君.FPGA中浮点乘法器的实现[J].火控雷达技术,2008,37(1):104-107. |
| |
| 作者姓名： | 金美华 宋万杰 吴顺君 |
| |
| 作者单位： | 西安电子科技大学,西安,710071 |
| |
| 摘 要： | 该文设计的适合于在FPGA中实现的乘法器结构,采用自定义的26位浮点数据格式,利用改进的基4Booth编码方式,以及CSA和4-2压缩器综合的Wallace 树形结构,在尾数的舍入中应用基于预测和选择的快速舍入方法,优化了乘法器的性能.最后给出在PFGA中的仿真结果,验证了设计的正确性,并和32位浮点数据格式的运算结果作比较,发现本设计不但减少占用FPGA内部资源,而且加快了运算速度.
|
| 关 键 词： | 浮点数据格式 Booth编码 Wallace树形结构 舍入方法 |
| 文章编号： | 1008-8652(2008)01-104-04 |
| 修稿时间： | 2007年6月28日 |
Implementation of A Float Multiplier in FPGA |
| |
| Jin Meihua,Song Wanjie,Wu Shunjun.Implementation of A Float Multiplier in FPGA[J].Fire Control Radar Technology,2008,37(1):104-107. |
| |
| Authors: | Jin Meihua Song Wanjie Wu Shunjun |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
