首页 | 官方网站   微博 | 高级检索  
     

高速电路设计中的信号完整性研究
引用本文:黄德勇,张扬,杨云志.高速电路设计中的信号完整性研究[J].电讯技术,2004,44(2):149-152.
作者姓名:黄德勇  张扬  杨云志
作者单位:1. 电子科技大学,四川,成都,610054
2. 中国西南电子技术研究所,四川,成都,610036
摘    要:通过对高速电路特点的介绍,讨论了高速电路中影响信号完整性的因素。针对这些问题,提出了解决措施。最后介绍了Mentor公司的Board Station在高速电路设计中的应用。

关 键 词:信号完整性  高速电路  IBIS模型  EDA软件  阻抗匹配
文章编号:1001-893X(2004)02-0149-04

Signal Integrity in the Design of High Speed Circuit
HUANG De-yong,ZHANG Yang,YANG Yun-zhi.Signal Integrity in the Design of High Speed Circuit[J].Telecommunication Engineering,2004,44(2):149-152.
Authors:HUANG De-yong  ZHANG Yang  YANG Yun-zhi
Affiliation:HUANG De-yong~1,ZHANG Yang~1,YANG Yun-zhi~2
Abstract:The characteristics of high speed circuits are introduced, and the factors influencing the sinal integrity are discussed.Some resolutions for those factors are put forward .Finally ,the applications of Mentor Board Station in the design of high speed circuit are discussed.
Keywords:High speed circuit  Signal integrity  IBIS model  Simulation
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《电讯技术》浏览原始摘要信息
点击此处可从《电讯技术》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号