基于SHARC的高速数字电路系统设计技术研究 |
| |
引用本文: | 张波,张焕春,经亚枝.基于SHARC的高速数字电路系统设计技术研究[J].半导体技术,2002,27(2):50-53. |
| |
作者姓名: | 张波 张焕春 经亚枝 |
| |
作者单位: | 南京航空航天大学自动化学院,江苏南京,210016 |
| |
摘 要: | 介绍了有关高速数字信号处理器ADSP2106X电路设计中的几种非理想因素及其产生机理.通过对高速电路系统设计技术的研究,提出信号互连采用传输线结构,用适当的端接技术与合理的布局抑制信号反射和串扰,并进行了信号完整性分析和仿真.
|
关 键 词: | 数字信号处理器 端接技术 信号完整性 |
文章编号: | 1003-353X(2002)02-0050-04 |
修稿时间: | 2001年8月15日 |
本文献已被 CNKI 维普 万方数据 等数据库收录! |
|