| 基于DSP的三相软件锁相环设计 |
| |
| 引用本文： | 琚兴宝,徐至新,邹建龙,陈方亮.基于DSP的三相软件锁相环设计[J].通信电源技术,2004,21(5):1-4. |
| |
| 作者姓名： | 琚兴宝 徐至新 邹建龙 陈方亮 |
| |
| 作者单位： | 华中科技大学电气与电子工程学院,湖北,武汉,430074 |
| |
| 摘 要： | 准确获得电网电压的相位角，在电力电子装置设计中有重要的意义。文中提出了一种在幽坐标下用DSP实现的三相软件锁相环，采用滞后控制器使其具有很强的抗干扰能力，和传统的锁相环相比，软件锁相环在实际应用中有更好的效果。
|
| 关 键 词： | 相位 锁相环 滞后控制 DSP |
| 文章编号： | 1009-3664(2004)05-0001-04 |
| 修稿时间： | 2004年5月13日 |
Design of SPLL Based on DSP |
| |
| JU Xing-bao,XU Zhi-xin,ZOU Jian-long,CHEN Fang-liang.Design of SPLL Based on DSP[J].Telecom Power Technologies,2004,21(5):1-4. |
| |
| Authors: | JU Xing-bao XU Zhi-xin ZOU Jian-long CHEN Fang-liang |
| |
| Abstract: | To obtain phase accurately is important in a design of power electronic equipments. Three phases Software Phase-Locked Loop(SPLL) based on DSP in the dq reference frame is proposed in this paper. Time-lag controller makes SPLL more robust. The performance of SPLL is more satisfactory compared with the tradition ones. |
| |
| Keywords: | phase phase-locked loop time-lag controller DSP |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
