首页 | 官方网站   微博 | 高级检索  
     

基于Tilera众核处理器的AVS并行解码器的设计与实现
引用本文:吴杰,张文军,高志勇,张小云.基于Tilera众核处理器的AVS并行解码器的设计与实现[J].电视技术,2014,38(15).
作者姓名:吴杰  张文军  高志勇  张小云
作者单位:上海交通大学,上海交通大学,上海交通大学,上海交通大学
基金项目:国家自然科学基金项目(面上项目,重点项目,重大项目);创新研究群体科学基金
摘    要:众核处理器的并行计算为AVS并行解码器的实现提供了基础,本文提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行。本文使用的是Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化、反变换、插值等模块的优化。实验结果表明该设计具有良好的并行加速比,可以在6个核的条件下完成1路AVS高清实时解码。

关 键 词:AVS解码器  Tile-Gx36  SIMD  并行解码
收稿时间:2013/11/14 0:00:00
修稿时间:2013/11/21 0:00:00

Implementation and Design of Parallel decoder of AVS Based on Tilera Manycore Processor
Wu Jie,Zhang Wenjun,Gao Zhiyong and Zhang Xiaoyun.Implementation and Design of Parallel decoder of AVS Based on Tilera Manycore Processor[J].Tv Engineering,2014,38(15).
Authors:Wu Jie  Zhang Wenjun  Gao Zhiyong and Zhang Xiaoyun
Affiliation:Shanghai Jiaotong University,Shanghai Jiaotong University,Shanghai Jiaotong University,Shanghai Jiaotong University
Abstract:Parallel computing based on manycore lays the foundation for parallel decoder of AVS. A design is proposed combining the functional parallelism with data parallelism. A two-level parallelism scheme is used taking into consideration of frame and macroblock rows. Moreover, a scheme is proposed to optimize the modules of inverse quantization, inverse transform and interpolation based on SIMD provided by the manycore processors. Experiments show that the design has efficient parallel acceleration ratio. One channel HD AVS stream can be decoded with six tiles.
Keywords:AVS decoder  Tile-Gx36  SIMD  parallel decoding
点击此处可从《电视技术》浏览原始摘要信息
点击此处可从《电视技术》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号