首页 | 官方网站   微博 | 高级检索  
     

倒装芯片放置工艺的设计分析
引用本文:杨平,李伟.倒装芯片放置工艺的设计分析[J].电子元件与材料,2007,26(2):64-66.
作者姓名:杨平  李伟
作者单位:江苏大学微纳米科学技术研究中心,江苏,镇江,212013
基金项目:广西自然科学基金 , 江苏大学校科研和校改项目
摘    要:对倒装芯片不流动底部填充胶进行压迫流动填充,底部填料会对倒装芯片产生流体静态压力,阻碍芯片向下放置。根据牛顿流体挤压流动的静态近似分析估算出底部填料对芯片的作用力,分别计算在两种不同工艺条件下放置压力达到最大时,两种不同规格芯片与基板的间隔距离,比较与芯片凸点高度,然后计算使芯片凸点与基板键合区实现接触所需放置压力的最小保持时间,从正反两个方面讨论关键参数等对倒装芯片工艺设计影响。

关 键 词:电子技术  倒装芯片  底部填料  工艺  放置压力
文章编号:1001-2028(2007)02-0064-03
修稿时间:2006-11-01

Design analysis of flip chip placement process
YANG Ping,LI Wei.Design analysis of flip chip placement process[J].Electronic Components & Materials,2007,26(2):64-66.
Authors:YANG Ping  LI Wei
Affiliation:Center of Micro/Nano Science Technology, Jiangsu University, Zhenjiang 212013, China
Abstract:When using a compression flow fill process on no flow underfills of flip chip, underfills under the chip produces a hydrostatic pressure resisting the placement head motion. The effect force engendered by the underfills can be estimated approximately basing on quasi-steady-state of a Newtonian fluid squeeze flow. Calculating the distance above the substrate of two different specifications in two different technics conditions when the placement force is maximal, and comparison with high of the chip bumps. Then calculating the minimum dwell time required to ensure the chip bumps touch the substrate bonding pads. Discuss from the pros and cons of some key parameters to the effect of flip chip design.
Keywords:electron technology  flip chip  underfill  technics  placement force
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号