| CAN总线接口的FPGA设计与实现 |
| |
| 引用本文： | 赵志军,彭伟,赵宝康,刘涛.CAN总线接口的FPGA设计与实现[J].中国电子商情,2013(1). |
| |
| 作者姓名： | 赵志军 彭伟 赵宝康 刘涛 |
| |
| 作者单位： | 1. 国防科学技术大学计算机学院,湖南省长沙市,410073
2. 深圳市中海建设监理有限公司,广东省深圳市,518057 |
| |
| 基金项目： | 感谢国家自然科学基金61070199、61202488、博士点基金20124307120032及国家863项目2011AA01A103、2012AA01A506资助 |
| |
| 摘 要： | 本文提出了CAN总线接口的FPGA设计方法,设计了CAN接口功能模块来完成CPU与SJA1000之间的访问时序转换.设计了模块状态机,运用Verilog语言编程,并进行了模拟仿真验证.
|
| 关 键 词： | CAN SJA1000 FPGA Verilog |
Design and Implementation of CAN bus interfacein FPGA |
| |
| ZHAO Zhi-jun
,
PENG Wei
,
ZHAO Bao-kang
,
Liu Tao.Design and Implementation of CAN bus interfacein FPGA[J].China Electronic Components & Devices Market:A & V Fornt-line,2013(1). |
| |
| Authors: | ZHAO Zhi-jun PENG Wei ZHAO Bao-kang Liu Tao |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
