|
|||||
|
|
| 基于FPGA的高速RS编解码器设计与实现 | |
| 引用本文： | 顾艳丽,周洪敏.基于FPGA的高速RS编解码器设计与实现[J].通信与广播电视,2008(1). |
| 作者姓名： | 顾艳丽 周洪敏 |
| 作者单位： | [1]南京邮电大学光电工程学院 [2]西昌卫星发射中心 |
| 摘 要： | 本文详细介绍了RS(255,191)编解码器的设计,按照自上而下的设计流程给出了算法的FPGA实现。根据编解码器的不同特点,采用不同方法实现GF(28)乘法器。编码器采用并行结构、解码器采用并行无逆的BM算法实现关键模块,求逆器采用查表方法。在资源占用允许的同时最大限度提高编解码速度。 |
| 关 键 词： | DVB RS编解码 FPGA 无逆的BM算法 |
| 本文献已被 维普 等数据库收录！ | |
