| 基于FPGA的LDPC编码设计 |
| |
| 引用本文： | 张建光,曾祥烨.基于FPGA的LDPC编码设计[J].电子设计工程,2010,18(4). |
| |
| 作者姓名： | 张建光 曾祥烨 |
| |
| 作者单位： | 河北工业大学,信息工程学院,天津,300401 |
| |
| 摘 要： | 针对低密度奇偶校验码(简称LDPC码)的直接编码运算量较大、复杂度高,根据Richardson和Urbanke(RU)建议的编码方案,介绍一种适于在FPGA上实现,利用有效校验矩阵来降低编码复杂度的LDPC编码方案,给出了编码器设计实现的原理和编码器的结构和基本组成.在Quartus Ⅱ 7.2软件平台上采用基于FPGA的VHDL语言实现了有效的编码过程.结果表明:此方案在保证高效可靠传输的同时降低了实现的复杂度.这种编码方案可灵活应用于不同的校验矩阵H,码长和码率的系统中.
|
| 关 键 词： | 低密度奇偶校验码(LDPC) FPGA 校验矩阵 |
LDPC encoding design based on FPGA |
| |
| ZHANG Jian-guang,ZENG Xiang-ye.LDPC encoding design based on FPGA[J].Electronic Design Engineering,2010,18(4). |
| |
| Authors: | ZHANG Jian-guang ZENG Xiang-ye |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
