|
|||||
|
|
| 用CPLD/FPGA设计A/D采样控制器 | |
| 引用本文： | 吴繁红,井新宇.用CPLD/FPGA设计A/D采样控制器[J].电子工程师,2002,28(2):37-38,64. |
| 作者姓名： | 吴繁红 井新宇 |
| 作者单位： | 江阴职工大学,江苏江阴,214400 |
| 摘 要： | 利用CPLD/FPGA目标器件设计一个采样控制器，按照正确的时序直接控制ADC0809的工作，完成二至十进制的转换并显示采样值。所有这些功能都采用VHDL语言进行描述。 |
| 关 键 词： | CPLD／FPGA 采样控制器 VHDL语言 有限状态机 A／D转换器 |
Designing an A/D Sampling Controller with CPLD/FPGA |
|
| Abstract: | |
| Keywords: | CPLD/FPGA ADC0809 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
