|
|||||
|
|
| 基于FMS算法的多元LDPC码的译码器设计 | |
| 作者单位： | ;1.中国电子科技集团公司第五十四研究所;2.西安电子科技大学ISN国家重点实验室 |
| 摘 要： | 多元LDPC码具有比二元LDPC码更好的应用前景,但是过高的译码复杂度限制了它在实际系统的中的应用。在扩展最小和(EMS)系列的译码算法中,固定路径最小和(FMS)译码算法不仅具有很低的复杂度,还具有良好的性能。针对如何实现低复杂度的多元LDPC译码器,对FMS算法和分层译码算法进行了介绍,对FMS算法和EMS算法的性能和复杂度进行了对比,最后基于FMS算法实现了一种具有分层结构的译码器。该译码器基于FPGA平台设计,具有较低的硬件资源占用。 |
| 关 键 词： | 多元LDPC码 固定路径最小和 分层译码 译码器 |
Design of a Non-binary LDPC Decoder Based on FMS Algorithm |
|
| Abstract: | |
| Keywords: | |
