| 集成电路RT-Level功耗估计方法概论 |
| |
| 引用本文： | 吴凯,林争辉.集成电路RT-Level功耗估计方法概论[J].电路与系统学报,2004,9(1):95-100. |
| |
| 作者姓名： | 吴凯 林争辉 |
| |
| 作者单位： | 上海交通大学,大规模集成电路研究所,上海,200030 |
| |
| 摘 要： | 随着便携式系统的出现，集成电路的功耗日渐成为人们普遍关心的一个问题。为了避免二次设计带来的损失，无论集成电路设计师还是芯片生产厂家都希望能够在较早的设计阶段对芯片的功耗进行准确地估计。集成电路的功耗估计方法主要分为两大类：静态估计和动态估计两种方法。本文对这两类方法进行了探讨，对每一类方法中现存典型的算法进行了介绍；并对如何计算Glitching Power进行了描述；对时序电路的功耗分析进行了探讨：最后对现存的问题进行了总结。
|
| 关 键 词： | 功耗估计 静态估计 动态估计 低功耗设计 时序电路 组合电路 时序布尔函数 时序二值决策图 有限状态机 |
| 文章编号： | 1007-0249(2004)06-0095-06 |
| 修稿时间： | 2002年10月9日 |
Introduction to the Method of IC Power dissipation RT-Level Estimation |
| |
| WU Kai,LIN Zheng-hui.Introduction to the Method of IC Power dissipation RT-Level Estimation[J].Journal of Circuits and Systems,2004,9(1):95-100. |
| |
| Authors: | WU Kai LIN Zheng-hui |
| |
| Abstract: | Currently used methods for IC power dissipation estimation can be classified as two categoriesdynamic estimation and static estimation. Both of them are investigated extensively. Typical algorithms among each category are introduced in some detail. The procedure of calculating Glitching Power is described. The power dissipation of the timing circuit is studied. Problems for further research are foreseen in the conclusion. |
| |
| Keywords: | power estimation static estimation dynamic estimation sequential circuit combinational circuit low power design timed boolean function timed binary decision diagram finite state machine |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
