| 基于FPGA的DVB-S中信道编码的实现 |
| |
| 引用本文： | 葛锦环,陈守金,于鸿洋.基于FPGA的DVB-S中信道编码的实现[J].中国有线电视,2006(6):541-544. |
| |
| 作者姓名： | 葛锦环 陈守金 于鸿洋 |
| |
| 作者单位： | 电子科技大学,四川,成都,610054 |
| |
| 摘 要： | 简单介绍DVB-S标准,并采用ALTERA公司的EP1S25 FPGA芯片用Verilog语言针对信道编码部分的特点用特别的结构思路进行设计,对整个部分进行仿真和分析,其性能满足DVB-S标准的输出要求,对以后DVB-S发端ASIC芯片的设计与实现提供了基础。
|
| 关 键 词： | 信道编码 扰码 里德-所罗门编码 卷积交织 删除型卷积编码 |
| 文章编号： | 1007-7022（2006）06-0541-04 |
| 收稿时间： | 2005-10-11 |
| 修稿时间： | 2005年10月11 |
The Realization of DVB-S Channel Coding Based On FPGA |
| |
| GE Jin-huan,CHEN Shou-jin,YU Hong-yang.The Realization of DVB-S Channel Coding Based On FPGA[J].China Cable Television,2006(6):541-544. |
| |
| Authors: | GE Jin-huan CHEN Shou-jin YU Hong-yang |
| |
| Affiliation: | Uinviersity of Electronic Science and Technology, Sichuan Chengdu 610054, China |
| |
| Abstract: | This paper introduces DVB-S standard simply and designs the channel coding by using the Verilog HDL based on especial method.The whole system is simulated and analyzed on the FPGA of EP1S25(ALTERA Co.).Its performance meets the DVB-S output requiring and it is the base of the design and realization of ASIC for DVB-S transmitter. |
| |
| Keywords: | channel coding randomization R-S coding convolution interleaving punctured convolution coding |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
