一种高速低噪声时钟扇出器的设计

面向多通道超高速数据采集设备对高性能分配器的需求,提出了一种低抖动、低延迟、高稳定性的射频时钟扇出器结构。两组输入时钟端口可供选择,内部采用无运放结构的带隙基准电路,提供精确偏置电压,最高支持10路LVPECL电平输出。端口采用优化的斜边叉指型二极管ESD保护结构,提升电路的ESD保护性能。该时钟扇出器电路基于180nm SiGe工艺设计流片。经测试,3.3V电源电压条件下,最高工作频率5GHz；在122.08MHz载频下,测得附加相位噪声为-128.09dBc/Hz@10Hz、-160.75dBc/Hz@1MHz,从10kHz到20MHz积分,附加抖动为21fs RMS；常温25℃下测得,最大输出通道间偏斜为30ps,传输延迟80ps；ESD保护电压为4500V。