一款基于0.18μm CMOS工艺的16位2GHz带数字校正技术的数-模转换器

本文呈现了一款基于0.18?m CMOS工艺的采样率为2GSPS的16位数模转换器。此DAC采用数字域分时复用的系统架构，利用双通道LVDS接口接收数据，采用模拟DLL技术来满足LVDS数据初始相位与数据采样时钟相位关系的时序要求，设计FIFO吸收“数据时钟”和“DAC系统时钟”的相位误差，采用延迟控制器调节高速数字域时钟和模拟域时钟之间的相位关系，从而获得2GHz的采样率。同时，针对高位电流源失配设计后台数字校正。芯片测试结果显示，该DAC在模拟输出36MHz基波时的宽带SFDR达到74.02dBc，采用数字校正技术后D/A转换器的DNL小于±3.0LSB，INL小于±4.3LSB。