| 一种低功耗频率预置快速锁定的锁相环频率综合器 |
| |
| 引用本文： | 耿志卿,颜小舟,楼文峰,冯鹏,吴南健.一种低功耗频率预置快速锁定的锁相环频率综合器[J].半导体学报,2010,31(8):085002-6. |
| |
| 作者姓名： | 耿志卿 颜小舟 楼文峰 冯鹏 吴南健 |
| |
| 基金项目： | 国家基础研究重大项目基金 |
| |
| 摘 要： | 本文提出了一种2.4GHz低功耗频率预置快速锁定的锁相环频率综合器，该频率综合器使用0.18um 的CMOS 工艺制作。设计了低功耗的混合信号压控振荡器，双模预置分频器，数字处理器和非易失性存储器来降低整体系统的功耗和减小锁定时间。数字处理器可以在工艺偏差的情况下自动的校正压控振荡器的预置频率，使得对振荡器频率的预置可以达到很高的精度。测试结果表明，在1.8V 的电源电压下，频率综合器的电流消耗为4mA，它的典型的锁定时间小于3us。
|
| 关 键 词： | 锁相环频率合成器 频率预置 低功率 CMOS工艺 LC压控振荡器 数字处理器 双模预分频器 凝结时间 |
| 修稿时间： | 4/1/2010 11:53:26 AM |
A low power fast-settling frequency-presetting PLL frequency synthesizer |
| |
| Geng Zhiqing,Yan Xiaozhou,Lou Wenfeng,Feng Peng and Wu Nanjian.A low power fast-settling frequency-presetting PLL frequency synthesizer[J].Chinese Journal of Semiconductors,2010,31(8):085002-6. |
| |
| Authors: | Geng Zhiqing Yan Xiaozhou Lou Wenfeng Feng Peng and Wu Nanjian |
| |
| Affiliation: | State Key Laboratory for Superlattices and Microstructures, Institute of Semiconductors, Chinese Academy of Sciences, Beijing 100083, China;State Key Laboratory for Superlattices and Microstructures, Institute of Semiconductors, Chinese Academy of Sciences, Beijing 100083, China;State Key Laboratory for Superlattices and Microstructures, Institute of Semiconductors, Chinese Academy of Sciences, Beijing 100083, China;State Key Laboratory for Superlattices and Microstructures, Institute of Semiconductors, Chinese Academy of Sciences, Beijing 100083, China;State Key Laboratory for Superlattices and Microstructures, Institute of Semiconductors, Chinese Academy of Sciences, Beijing 100083, China |
| |
| Abstract: | |
| |
| Keywords: | fast-settling presetting low power PLL synthesizer oindent |
| 本文献已被 维普 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
