|
|||||
|
|
| 集成电路的连线时延及其在版图设计中的估算 | |
| 引用本文： | 陈春鸿,唐璞山.集成电路的连线时延及其在版图设计中的估算[J].半导体学报,1997,18(7):531-537. |
| 作者姓名： | 陈春鸿 唐璞山 |
| 作者单位： | 复旦大学电子工程系 |
| 摘 要： | 连线时延是新一代集成电路设计的重要课题之一．本文提出一种新的连线时延近似估算法．这种方法基于线网的RC树结构，采用Elmore时延原理，给出了线网在米布线情况下时延的下界估计．它计算简单，精确度好，对时延驱动的版图优化设计具有重要的理论意义和实用价值． |
| 关 键 词： | 集成电路 制造工艺 连线时延 版图设计 |
| 本文献已被 CNKI 维普 等数据库收录！ | |
| 点击此处可从《半导体学报》浏览原始摘要信息 | |
| 点击此处可从《半导体学报》下载全文 | |
