| 面向系统芯片的可测性设计 |
| |
| 引用本文： | 陆思安,史峥,严晓浪.面向系统芯片的可测性设计[J].微电子学,2001,31(6):440-442. |
| |
| 作者姓名： | 陆思安 史峥 严晓浪 |
| |
| 作者单位： | 浙江大学超大规模集成电路设计研究所, |
| |
| 摘 要： | 随着集成电路的规模不断增大，芯片的可测性设计正变越来越重要。回顾了一些常用的可测性设计技术，分别讨论了系统芯片（SOC）设计中的模块可测性设计和芯片可测性设计策略。
|
| 关 键 词： | 可测性设计 系统芯片 微电子 |
| 文章编号： | 1004-3365(2001)06-0440-03 |
| 修稿时间： | 2001年3月26日 |
SOC-Oriented Design for Testability |
| |
| LU Si an,SHI Zheng,YAN Xiao lang.SOC-Oriented Design for Testability[J].Microelectronics,2001,31(6):440-442. |
| |
| Authors: | LU Si an SHI Zheng YAN Xiao lang |
| |
| Abstract: | With the increase of the scale of integrated circuits, design for testability of IC's is becoming more and more important General design for testability techniques are reviewed in the paper, and strategies for testability design of blocks and chips in SOC design are discussed, respectively |
| |
| Keywords: | Design for testability System On Chip Scan based design Built in self test Boundary scan |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
