| JPEG2000中算术编码器的FPGA实现 |
| |
| 引用本文： | 李德建,孟鸿鹰,王志华.JPEG2000中算术编码器的FPGA实现[J].微电子学,2002,32(4):245-248,252. |
| |
| 作者姓名： | 李德建 孟鸿鹰 王志华 |
| |
| 作者单位： | 清华大学,电子工程系,北京,100084 |
| |
| 摘 要： | 研究了 JPEG2 0 0 0标准中算术编码器的硬件实现问题 ,提出了一种适合 VLSI实现的结构 ,并在 FPGA上对其进行了仿真验证。该设计使用 Verilog语言在 RTL级描述 ;并以 AlteraFLEX1 0 K1 0 0 - 3为基础 ,在 Maxplus II下完成综合及后仿真。综合得到的器件面积利用率 1 6 % ,最高工作时钟 3 1 .4MHz。分析表明 ,这种结构能够满足 JPEG2 0 0 0系统对 5 1 2× 5 1 2的灰度图像数据进行实时处理的要求
|
| 关 键 词： | 算术编码器 FPGA JPEG2000 图像压缩 |
| 文章编号： | 1004-3365(2002)04-0245-04 |
FPGA Implementation of Arithmetic Encoder in JPEG2000 |
| |
| LI De jian,MENG Hong ying,WANG Zhi hua.FPGA Implementation of Arithmetic Encoder in JPEG2000[J].Microelectronics,2002,32(4):245-248,252. |
| |
| Authors: | LI De jian MENG Hong ying WANG Zhi hua |
| |
| Abstract: | |
| |
| Keywords: | Arithmetic encoder FPGA JPEG2000 Image compression |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
