| 基于MCU的SoC芯片版图设计与验证 |
| |
| 引用本文： | 王仁平,何明华,魏榕山.基于MCU的SoC芯片版图设计与验证[J].福州大学学报(自然科学版),2011,39(4):539-545. |
| |
| 作者姓名： | 王仁平 何明华 魏榕山 |
| |
| 作者单位： | 福州大学物理与信息工程学院; |
| |
| 基金项目： | 福建省科技重大专项资助项目(2009HZ010002); 福建省教育厅科研资助项目(JA09001); 福建省自然科学基金资助项目(2009J05143) |
| |
| 摘 要： | 设计应用于数字抄表系统的基于MCU的SoC芯片.芯片内部集成多个硬宏单元,采用数字和模拟分开放置的方式基于SMIC 0.18μm 1P6M工艺进行版图设计.进行等效验证、静态时序验证、后仿真和基于Virtuso环境采用Calibre工具进行的物理验证.研究和解决在版图设计和验证过程中碰到的问题.最终设计的SoC芯片满足...
|
| 关 键 词： | SoC设计 MCU 版图设计 物理验证 硬宏单元 |
Layout design and verification of SoC chip based on MCU |
| |
| WANG Ren-ping,HE Ming-hu,WEI Rong-shan.Layout design and verification of SoC chip based on MCU[J].Journal of Fuzhou University(Natural Science Edition),2011,39(4):539-545. |
| |
| Authors: | WANG Ren-ping HE Ming-hu WEI Rong-shan |
| |
| Affiliation: | WANG Ren-ping,HE Ming-hua,WEI Rong-shan (College of Physics and Information Engineering,Fuzhou University,Fuzhou,Fujian 350108,China) |
| |
| Abstract: | |
| |
| Keywords: | SoC design MCU layout design physical verification hard macro cell |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《福州大学学报(自然科学版)》浏览原始摘要信息 |
|
点击此处可从《福州大学学报(自然科学版)》下载全文 |
