PLL-FS行为级建模仿真进行噪声和抖动性能预估的方法

本文提出了一种对锁相环频率合成器(PLL-FS)行为级建模后仿真,进行噪声和抖动性能分析的方法。新方法借鉴了最新的理论成果,结合工程实践,处于Top-Down设计流程的顶端。实例表明此方法可在PLL-FS设计之初对所设计系统的相位噪声和抖动性能有较精确的预估,并可据此调整设计参数,选择恰当的电路结构,从而显著提高了设计效率。