| 2ACS部分并行维特比译码器的实现 |
| |
| 引用本文： | 李瑛,郭梯云.2ACS部分并行维特比译码器的实现[J].西安电子科技大学学报,1990,17(1):83-87. |
| |
| 作者姓名： | 李瑛 郭梯云 |
| |
| 作者单位： | 西安电子科技大学信息工程系，西安电子科技大学信息工程系 |
| |
| 摘 要： | 本文介绍一种由2个ACS电路组成(2,1,m)卷积码的部分并行维特比译码器的实现方案,实验结果表明,该方案在硬件实现上比较简单,对(2,1,6)卷积码译码时,译码速率可达147kb/s。
|
| 关 键 词： | ACS 译码器 维持比 |
Realization of 2ACS partial parallel viterbi decoder |
| |
| Li Ying,Guo Tiyun.Realization of 2ACS partial parallel viterbi decoder[J].Journal of Xidian University,1990,17(1):83-87. |
| |
| Authors: | Li Ying Guo Tiyun |
| |
| Affiliation: | Li Ying;Guo Tiyun |
| |
| Abstract: | This paper introduces the realization of Viterbi decoder consisting of 2ACS for (2, 1, m) convolutional codes. The construction of the decoder is ralatively simple, with the decoding speed of 147kb / s for (2, 1, 6) convolutional codes. |
| |
| Keywords: | viterbi decoder convolutional codes ACS |
| 本文献已被 CNKI 维普 等数据库收录！ |
|
