基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究 |
| |
引用本文: | 张荣,黄海莹,李春枝,卫剑峰,蒋宇.基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究[J].计算机测量与控制,2012,20(2):303-306. |
| |
作者姓名: | 张荣 黄海莹 李春枝 卫剑峰 蒋宇 |
| |
作者单位: | 中国工程物理研究院总体工程研究所,四川绵阳,621900 |
| |
摘 要: | 介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。
|
关 键 词: | NIOSⅡ软核处理器 嵌入式测试系统 单片机 FPGA A/D |
本文献已被 CNKI 万方数据 等数据库收录! |
|