组合逻辑电路的测试故障模型 |
| |
引用本文: | 曾文斌.组合逻辑电路的测试故障模型[J].计算机学报,1990,13(7):528-538. |
| |
作者姓名: | 曾文斌 |
| |
作者单位: | 中国科学院计算技术研究所CAD开放实验室 |
| |
摘 要: | 本文依据组合逻辑电路中功能单元的每一单固定型故障的完全测试集,定义了一种测试故障模型及测试故障的支配与相容关系,在测试生成中采用这种故障模型:(1)可完整描述功能单元上的所有单固定型故障,在功能级完成故障信号的激活。敏化及反向定位,提高故障覆盖率;(2)在测试生成之前,消除一些可不考虑的故障,压缩故障字典;(3)可依据支配与相容关系确定测试码搜索时功能。单元输入值的选择顺序,优化最终生成的测试码。
|
关 键 词: | 组合逻辑电路 故障测试 逻辑电路 |
本文献已被 CNKI 维普 等数据库收录! |
|