|
|||||
|
|
| 基于Ｃａｄｅｎｃｅ的ＤＤＲ２串扰研究与仿真 | |
| 引用本文： | 董 辉,马祖杰.基于Ｃａｄｅｎｃｅ的ＤＤＲ２串扰研究与仿真[J].浙江工业大学学报,2016,44(3):266-269. |
| 作者姓名： | 董 辉 马祖杰 |
| 作者单位： | 浙江工业大学信息工程学院，浙江杭州３１００２３ |
| 摘 要： | 随着系统的工作频率及信号边沿转换速率的不断提高，串扰对于信号完整性的影响日益突
出．通过对传输线串扰形成机理的分析，使用Ｃａｄｅｎｃｅ仿真软件对系统中的ＤＤＲ２ＳＤＲＡＭ 的数据
线进行串扰仿真，给出了合理处理串扰问题的解决方案．对于数据线的近端串扰和远端串扰仿真分
析，在理论及仿真结果的基础上，可以通过减小耦合线长度、增大耦合线间距和减小反射等方法降
低串扰对于电路的影响．笔者提出了ＰＣＢ设计中抑制串扰的一些有效措施，对于ＤＤＲ２ＳＤＲＡＭ
的信号完整性设计有一定的指导意义． |
| 关 键 词： | 串扰 近端串扰 远端串扰 耦合 |
| 点击此处可从《浙江工业大学学报》浏览原始摘要信息 | |
| 点击此处可从《浙江工业大学学报》下载全文 | |
