| 利用中规模集成电路进行逻辑设计 |
| |
| 引用本文： | 包瑞刚,侯淑英. 利用中规模集成电路进行逻辑设计[J]. 渤海大学学报(自然科学版), 2002, 23(1): 22-24 |
| |
| 作者姓名： | 包瑞刚 侯淑英 |
| |
| 作者单位： | 辽宁工程技术大学职业技术学院,辽宁,阜新,123000 |
| |
| 摘 要： | 用基本逻辑门电路、多路数据选择器、译码器实现全加器的设计方法
|
| 关 键 词： | 基本门电路 多路数据选择器 译码器 全加器 |
| 文章编号： | 1007-533X(2002)01-0022-03 |
| 修稿时间： | 2001-09-21 |
Prodceeding the Logic Design by Using Middling-Size Integrated Circuit |
| |
| BAO Ri-gang,HOU Su-yeng. Prodceeding the Logic Design by Using Middling-Size Integrated Circuit[J]. Journal of Bohai University:Natural Science Editio, 2002, 23(1): 22-24 |
| |
| Authors: | BAO Ri-gang HOU Su-yeng |
| |
| Abstract: | The design method of constructing full adder by basic gating circuit ,multiplepath data selector or code translator. |
| |
| Keywords: | full adder code translator mulpiplepach date selector |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
