| 高吞吐率流水线结构的ZUC-256流密码硬件设计 |
| |
| 引用本文： | 刘云涛,申泽生,方硕,王云.高吞吐率流水线结构的ZUC-256流密码硬件设计[J].电子学报,2023(2):438-445. |
| |
| 作者姓名： | 刘云涛 申泽生 方硕 王云 |
| |
| 作者单位： | 1. 哈尔滨工程大学信息与通信工程学院;2. 先进船舶通信与信息技术工业和信息化部重点实验室;3. 广东省大湾区集成电路与系统应用研究院 |
| |
| 基金项目： | 黑龙江省自然科学基金面上项目（No.JJ2018ZR1021）；;中央高校基本科研业务费专项资金（No.3072021CF0806）~~； |
| |
| 摘 要： | ZUC-256是为提供5G应用环境256 bit安全性而设计的流密码算法，数据处理速率是其核心性能之一，为此本文提出一种具有高吞吐率特性的硬件设计方案.该方案采用流水线拆分关键路径初步提升系统工作频率，并提出一种完成模（231-1）加算法的优化电路进一步缩短关键路径延迟，该模加结构相较于现有结构缩短了42%的逻辑延迟，能够显著提升系统工作频率和吞吐率.本研究分别采用Xilinx公司的Virtex-5器件、Alter公司的DE2-115器件和TSMC 90 nm工艺实现了该流密码硬件结构.实验测试结果表明，采用TSMC 90 nm工艺实现的ASIC系统工作频率最高达到1200 MHz，吞吐率可达38.4 Gbps，比现有研究成果提升71%.
|
| 关 键 词： | 5G 祖冲之算法 知识产权核 高吞吐率 流水线 |
|
|
