HEVC的高效并行流水编码器设计

新一代视频编码标准(High Efficiency Video Coding,HEVC)与AVC/H.264相比,在相同视觉质量条件下可以节省50%的码率,但其计算的复杂度以及数据的依赖性,给实现实时编码带来巨大的挑战。本文从硬件实现的角度针对CTU块的编码流程,提出一种高效并行流水处理方案,将整个编码过程划分成相互独立的率失真优化(RDO)、重构和熵编码三个阶段,实现整个编码过程流水作业。并设计实现了编码器各模块之间的数据高效交换存储架构,确保流水线不断流或少断流,提高了整个编码器的运行效率。