首页 | 官方网站   微博 | 高级检索  
     

片上多处理器中的Cache压缩和接口压缩
引用本文:肖俊华,冯子军,章隆兵.片上多处理器中的Cache压缩和接口压缩[J].计算机工程,2008,34(4):247-249.
作者姓名:肖俊华  冯子军  章隆兵
作者单位:1. 中国科学院计算技术研究所,北京100080;中国科学院研究生院,北京100039
2. 中国科学院计算技术研究所,北京,100080
基金项目:国家自然科学基金 , 国家自然科学基金
摘    要:提出一种简单的基于频繁值和频繁模式的压缩方法,给出结合Cache压缩技术和接口压缩技术的片上多处理器结构。全系统的模拟结果表明Cache压缩技术和接口压缩技术能提高片上多处理器中Cache的有效容量和pin的有效带宽,从而提高系统的性能。实验表明只采用Cache压缩技术平均能提高10%的性能,只采用接口压缩技术平均能提高5.5%的性能,同时采用Cache压缩技术和接口压缩技术平均能提高12%的性能。

关 键 词:片上多处理器  Cache压缩  接口压缩
文章编号:1000-3428(2008)04-0247-03
收稿时间:2007-03-20
修稿时间:2007年3月20日

Cache Compression and Interface Compression in Chip Multiprocessor
XIAO Jun-hua,FENG Zi-jun,ZHANG Long-bing.Cache Compression and Interface Compression in Chip Multiprocessor[J].Computer Engineering,2008,34(4):247-249.
Authors:XIAO Jun-hua  FENG Zi-jun  ZHANG Long-bing
Affiliation:(1. Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100080;2. School of Graduate, Chinese Academy of Sciences, Beijing 100039)
Abstract:This paper proposes a simple frequent value and frequent pattern based compression method, and a chip-multiprocessor design combining cache compression and interface compression techniques. The full system simulation shows that Cache compression and interface compression techniques can increase the effective Cache capacity and effective pin bandwidth, and then improve the performance of system. Experimental results show that only using cache compression can improve performance by 10%, only using interface compression can improve performance by 5.5%, combining cache compression and link compression techniques can improve performance by 12%.
Keywords:chip multiprocessor  cache compression  interface compression
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《计算机工程》浏览原始摘要信息
点击此处可从《计算机工程》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号