| 基于FPGA的RS(255,223)编码器的设计 |
| |
| 引用本文： | 许春凤,李健,武文红.基于FPGA的RS(255,223)编码器的设计[J].微计算机信息,2006,22(26):175-176. |
| |
| 作者姓名： | 许春凤 李健 武文红 |
| |
| 作者单位： | 010051,内蒙古呼和浩特,内蒙古工业大学信息工程学院 |
| |
| 摘 要： | 利用生成多项式系数的对称性,采用FPGA和VerilogHDL语言实现了RS(255,223)编码器。该编码器,可工作在170MHz频率以上。与已有的相同设计相比,该设计具有快速和占用硬件资源较少的特点。
|
| 关 键 词： | RS码 编码器 |
| 文章编号： | 1008-0570(2006)09-2-0175-02 |
| 修稿时间： | 2006年1月15日 |
Design of the RS(255,223)Encoder Based on FPGA |
| |
| Xu,Chunfeng,Li,Jian,Wu,Wenhong.Design of the RS(255,223)Encoder Based on FPGA[J].Control & Automation,2006,22(26):175-176. |
| |
| Authors: | Xu Chunfeng Li Jian Wu Wenhong |
| |
| Abstract: | A RS(255,223) encoder with symmetric coefficients of generator polynomial is presented by FPGA and Verilog HDL .It op-erates above 170MHz. Compared to the same encoder ,it has a better tradeoff between speed and hardware source. |
| |
| Keywords: | FPGA CCSDS |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
