| 万兆以太网物理层全集成单片锁相环电路 |
| |
| 引用本文： | 孟凡生,朱恩,孙玲,费瑞霞,吴春红,王志功.万兆以太网物理层全集成单片锁相环电路[J].光电子技术,2004,24(1):32-35,50. |
| |
| 作者姓名： | 孟凡生 朱恩 孙玲 费瑞霞 吴春红 王志功 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 基金项目： | 国家 8 63计划资助项目 ( No.2 0 0 1 AA1 2 1 0 74) |
| |
| 摘 要： | 给出了一个采用 0 .2μm Ga As PHEMT工艺实现的单片集成高速锁相环电路。芯片采用差分电感电容谐振式负跨导压控振荡器 ,总面积为 0 .9mm× 0 .7mm。采用 3.3V单电源供电 ,测得芯片总功耗为 2 83m W,输出功率约 - 1 1 d Bm,中心频率 7.2 GHz,锁定范围为± 30 0MHz。环路锁定在 7.2 GHz时 ,输出信号的峰 -峰抖动约 5 .6ps,在 5 0 k Hz频偏处的单边带相位噪声为 - 94d Bc/Hz。本锁相环电路经适当修改可应用于万兆以太网物理层 IEEE80 2 .3ae1 0 GBASE- R或 1 0 GBASE- W时钟恢复电路。
|
| 关 键 词： | 锁相环 万兆以太网 GaAs PHEMT工艺 |
| 文章编号： | 1005-488X(2004)01-0032-04 |
Completely Integrated PLL for 10-gigabit Ethernet |
| |
| MENG Fan-sheng,ZHU En,SUN Ling,FEI Rui-xia,WU Chun-hong,WANG Zhi-gong.Completely Integrated PLL for 10-gigabit Ethernet[J].Optoelectronic Technology,2004,24(1):32-35,50. |
| |
| Authors: | MENG Fan-sheng ZHU En SUN Ling FEI Rui-xia WU Chun-hong WANG Zhi-gong |
| |
| Abstract: | |
| |
| Keywords: | PLL 10-gigabit ethernet GaAs PHEMT-technology |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
