多路高速串口并行传输系统设计 |
| |
引用本文: | 夏为丙,杨朝明,张志文.多路高速串口并行传输系统设计[J].仪表技术与传感器,2018(2). |
| |
作者姓名: | 夏为丙 杨朝明 张志文 |
| |
作者单位: | 西安工业大学电子信息工程学院;西安现代控制技术研究所; |
| |
摘 要: | 针对惯导测试中多串口采集卡在多路高波特率、大数据量传输时丢帧的情况,设计了一种以数字复接技术为基础,基于FPGA和USB3.0的多串口数据传输系统。该系统利用FPGA中的同步有限状态机实现了8路串口数据的按帧复接,通过USB3.0外设控制器的Slave FIFO模式将合路数据上传,并且在C#编写的上位机软件中完成对8路数据的分接和保存。该设计解决了惯导测试中多串口数据高速传输问题,可以达到在460 800 bps波特率下280字节/10 ms的数据传输速率,极大提升了惯导测试的工作效率。
|
本文献已被 CNKI 等数据库收录! |
|