| OFDM系统中Viterbi译码器的设计及FPGA验证 |
| |
| 引用本文： | 郑宇驰,周晓方,闵昊.OFDM系统中Viterbi译码器的设计及FPGA验证[J].复旦学报(自然科学版),2005,44(6):923-928,934. |
| |
| 作者姓名： | 郑宇驰 周晓方 闵昊 |
| |
| 作者单位： | 复旦大学,专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 基金项目： | 国家科技攻关项目;上海市科委资助项目 |
| |
| 摘 要： | 在对Viterbi译码算法进行Matlab软件仿真的基础上，综合考虑硬件开销以及电力线OFDM传输系统中FEC解码的具体要求，确定了Viterbi译码器的各个设计参数．为了提高译码性能和译码速度，提出了一种改进的回溯算法．整个设计用Verilog语言编写，采用FPGA技术，通过系统联调，验证了设计的合理性与可靠性．
|
| 关 键 词： | 半导体技术 Viterbi译码器 正交频分复用 现场可编程门阵列 回溯 |
| 文章编号： | 0427-7104（2005）06-0923-06 |
| 收稿时间： | 2004-06-24 |
| 修稿时间： | 2004-06-24 |
Design and FPGA Verification of a Viterbi Decoder in OFDM System |
| |
| ZHENG Yu-chi,ZHOU Xiao-fang,MIN Hao.Design and FPGA Verification of a Viterbi Decoder in OFDM System[J].Journal of Fudan University(Natural Science),2005,44(6):923-928,934. |
| |
| Authors: | ZHENG Yu-chi ZHOU Xiao-fang MIN Hao |
| |
| Abstract: | Based on the simulation model of Viterbi algorithm with Matlab, taking hardware cost and forward error correction in powerline OFDM system into account, some key parameters of Viterhi decoder are determined. In order to enhance the performance and speed of Viterbi decoder, an improved trace-back scheme is proposed. The decoder is designed in Verilog language and with FPGA technology. The rationality and reliability of the decoder are verified. |
| |
| Keywords: | semiconductor technology Viterbi decoder OFDM FPGA trace-back |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
