一种改进的高性能处理器网络子系统架构设计

针对传统处理器网络子系统在高速网络环境下的性能瓶颈,特别是BD管理效率低、数据传输延迟大等问题,提出一种改进的网络子系统架构。该架构将BD管理功能从NIC上移至处理器,并扩展了BD信息,同时增加了cache的查找和读后无效操作。通过Simics模拟器对系统架构进行了仿真及评估。实验结果表明,较传统的架构和采用DCA技术的架构相比,改进后架构在取得了更高带宽利用率的同时,降低了CPU利用率,更好地保持了性能和资源的平衡。

An improved high performance architecture of processor network subsystem