| 改进结构的64位CMOS并行加法器设计与实现 |
| |
| 引用本文： | 孙旭光,毛志刚,来逢昌.改进结构的64位CMOS并行加法器设计与实现[J].半导体学报,2003,24(2). |
| |
| 作者姓名： | 孙旭光 毛志刚 来逢昌 |
| |
| 作者单位： | 哈尔滨工业大学微电子中心,哈尔滨,150001 |
| |
| 摘 要： | 介绍了一个用于高性能的微处理器和DSP处理器的快速64位二进制并行加法器.为了提高速度,改进了加法器结构,该结构大大减少了加法器各级门的延迟时间.基于改进的加法器结构,有效地使用动态复合门、时钟延迟多米诺逻辑和场效应管尺寸缩小技术,可以取得良好的电路性能.该加法器采用UMC 2.5V 0.25μm 1层多晶5层金属的CMOS工艺实现.完成一次加法运算的时间是700ps,比传统结构的加法器快20%;面积和功耗分别是0.16mm2和200mW@500MHz,与传统结构加法器相当.
|
| 关 键 词： | 二进制并行加法器 时钟延迟多米诺逻辑 动态复合门 |
Design and Implementation of a 64bit CMOS Parallel Adder with Modified Architecture |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
