| HDLC协议处理器的FPGA实现 |
| |
| 引用本文： | 潘佳峰,张有根,李纯喜.HDLC协议处理器的FPGA实现[J].现代电子技术,2005,28(11):106-107,110. |
| |
| 作者姓名： | 潘佳峰 张有根 李纯喜 |
| |
| 作者单位： | 北京交通大学,通信实验室,北京,100044 |
| |
| 摘 要： | 讲述了一种HDLC协议的硬件设计实现,并在FPGA上成功地实现了综合。全部设计方案采用VHDL语言描述。实验结果证明这种设计有效可行,可以满足一些系统的要求。对HDLC功能设计采用的是“Top to Down”(、“从顶到底”)的方法,根据要求的功能先设计出顶层的原理框图,由若干个功能模块组成。再把各个模块细化为子模块,各层的功能用硬件描述语言来实现。设计采用分块处理的方法使各个模块的设计简单灵活、易于修改,适合中小批量通信产品的设计。
|
| 关 键 词： | VHDL HDLC FPGA “从顶到底” |
| 文章编号： | 1004-373X(2005)11-106-02 |
Hardware Implementation of HDLC Processor with FPGA |
| |
| PAN Jiafeng,Zhang Yougen,Li Chunxi.Hardware Implementation of HDLC Processor with FPGA[J].Modern Electronic Technique,2005,28(11):106-107,110. |
| |
| Authors: | PAN Jiafeng Zhang Yougen Li Chunxi |
| |
| Abstract: | |
| |
| Keywords: | VHDL HDLC FPGA "Top to Down" |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
