| 基于FPGA的大面阵CCD高帧频驱动电路设计 |
| |
| 引用本文： | 商小川,周辉,张星祥,任建岳.基于FPGA的大面阵CCD高帧频驱动电路设计[J].液晶与显示,2009,24(5). |
| |
| 作者姓名： | 商小川 周辉 张星祥 任建岳 |
| |
| 作者单位： | 1. 中国科学院,长春光学精密机械与物理研究所,吉林,长春,130033;中国科学院,研究生院,北京,100039
2. 中国科学院,长春光学精密机械与物理研究所,吉林,长春,130033 |
| |
| 摘 要： | 介绍了Dalsa公司的33M像素大面阵CCD的内部结构,着重分析了该款CCD的驱动时序.针对大面阵CCD图像传感器帧频较低的缺点,设计了基于现场可编程逻辑门阵列的驱动电路.改进了CCD芯片的偏置电压电路,提出了4 路同时输出以提高帧频的电路设计方法,最高帧频可达2.7帧/s ,相比单端输出时的0.7帧/s提高了约4倍.选用FPGA作为核心器件,使用VHDL语言设计驱动时序,在ISE和Modelsim环境下对所设计的驱动时序发生器进行仿真实验.实验结果表明,所设计的驱动电路能够满足大面阵CCD高帧频应用.
|
| 关 键 词： | 面阵CCD 驱动电路 高帧频 仿真 |
Design of FPGA-Based High Frame Rate Driving Circuit for Array CCD |
| |
| Abstract: | |
| |
| Keywords: | FPGA |
| 本文献已被 万方数据 等数据库收录！ |
|
