首页 | 官方网站   微博 | 高级检索  
     

一种能够实现多种散列函数的VLSI-IP模块设计
引用本文:陈英杰,王海欣,白国强,陈弘毅.一种能够实现多种散列函数的VLSI-IP模块设计[J].微电子学与计算机,2010,27(4).
作者姓名:陈英杰  王海欣  白国强  陈弘毅
作者单位:清华大学,微电子研究所,北京,100084
基金项目:国家自然科学基金,国家高技术研究发展计划(863计划) 
摘    要:给出了一种能够实现多种散列函数的VLSI-IP模块设计,应用到一种网络安全处理器的认证模块设计中.在实现SHA-1和CHI安全散列函数运算的基础上,进而利用迭代技术实现散列消息鉴别码HMAC-SHA-1和HMAC-CHI-160,并生成SSL(Security Socket Layer)协议中所需的主密钥和密钥块.采用SMIC 0.13μm CMOS工艺,综合后关键路径为4.56ns,面积为0.61mm2,运算SHA-1的吞吐率达到1.82Gb/ s.

关 键 词:网络安全处理器  散列函数  散列消息鉴别码  主密钥  密钥块  迭代

A VLSI-IP Module Design for Implementing Multi-hash Function
CHEN Ying-jie,WANG Hai-xin,BAI Guo-qiang,CHEN Hong-yi.A VLSI-IP Module Design for Implementing Multi-hash Function[J].Microelectronics & Computer,2010,27(4).
Authors:CHEN Ying-jie  WANG Hai-xin  BAI Guo-qiang  CHEN Hong-yi
Abstract:
Keywords:
本文献已被 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号